[डिज़ाइन एकीकरण] छात्र बिल्डरों के लिए टेलीओप विलंबता (उन्नत)

हम एसवीआरसी रोबोटिक्स अकादमी में डिज़ाइन एकीकरण ट्रैक के आसपास चर्चा सूत्र आयोजित कर रहे हैं। कौन सी विलंबता सीमा नकली डेटा गुणवत्ता को नुकसान पहुंचाना शुरू कर देती है...

मंच / पोस्ट सूचकांक / Design integration

डाक

हम एसवीआरसी रोबोटिक्स अकादमी में डिज़ाइन एकीकरण ट्रैक के आसपास चर्चा सूत्र आयोजित कर रहे हैं। कौन सी विलंबता सीमा नकली डेटा गुणवत्ता को नुकसान पहुंचाना शुरू कर देती है? संदर्भ: यह सूत्र छात्र बिल्डरों के लिए है और उन्नत निष्पादन पर केंद्रित है। कृपया अपने स्वयं के निर्माण से व्यावहारिक विवरण साझा करें। यदि आप प्रतिक्रिया देते हैं, तो आपके द्वारा देखे गए एक ठोस मीट्रिक, बाधा या विफलता मोड को शामिल करें।

मॉड्यूल: डिज़ाइन एकीकरण · दर्शक: छात्र-निर्माता · प्रकार: सफलता-मामला

टैग: डिज़ाइन-एकीकरण, छात्र-निर्माता, उन्नत, टेलीओप-विलंबता

टिप्पणी 1

उपयोगी कोण. यदि संभव हो, तो अपना हार्डवेयर सेटअप, नियंत्रण लूप दर और पहले असफल प्रयास के बाद आपके द्वारा बदली गई एक चीज़ शामिल करें।

टिप्पणी 2

हमारे डिज़ाइन एकीकरण में, सबसे बड़ा मुद्दा सत्रों के बीच स्थिरता थी। हमने प्री-रन चेक को मानकीकृत करके और एक निश्चित मीट्रिक सेट को लॉग करके सुधार किया है।

टिप्पणी 3

अगले सप्ताह इसे आज़माने वाली टीमों के लिए: स्केलिंग से पहले इस सलाह को सत्यापित करने के लिए आप 2 घंटे से कम समय में कौन सा छोटा प्रयोग कर सकते हैं?